سبارك - ويكيبيديا

سبارك
 
السجلات
تعديل مصدري - تعديل  طالع توثيق القالب

سبارك SPARC (بنية المعالج القابل للتوسع) هي مجموعة تعليمات ريسك RISC طورتها شركة صن ميكروسيستمز وأصدرتها في منتصف عام 1987. سبارك علامة تجارية مسجلة لشركة سبارك إنترناشونال SPARC International، وهي مؤسسة أنشئت عام 1989 لتطويربنية سبارك وإدارة علامات سبارك التجارية وتقديم اختبار مطابقة المواصفات. بدأ تصميم واستخدام تطبيقات بنية سبارك 32-بت الأصلية في محطة عمل صن-4 Sun-4 workstation وأنظمة الخوادم وحلت محل أنظمة صن-3 التي بنيت على عائلة المعالجات موتورولا 68000 Motoro]]a 68000. ثم استخدمت معالجات سبارك فيما بعد في خوادم إس إم بي SMP من إنتاج شركة صن ميكروسيستمز وسولبورن Solbourne وفوجيتسو وآخرين، وتم تصميمها لتجري العمليات التي تحتاج 64-بت. كان الخطة أن تفتح سبارك انترناشيونال بنية سبارك لإتاحة بيئة أوسع لتطوير التصميم الذي تم ترخيصه لعدد من الشركات المصنعة بما فيها تكساس إنسترمنتز Texas Instruments وأتميل Atmel وسيبرس سيميكوندكتور Cypress Semiconductor وفوجيتسو. ونتيجة لوجود سبارك إنترناشيونال أصبحت بنية سبارك متاحة بالكامل ولا تمتلكها جهة بعينها. في مارس 2006 أصدرت صن ميكروسيستمزالتصميم الكامل لمعالجها الدقيق ألتراسبارك تي1 UltraSPARC T1، وهو مفتوح المصدر ومتاح على OpenSPARC.net، وسمته أوبن سبارك تي1 OpenSPARC T1. وفي عام 2007 أصدرت صن أيضا تصميم مفتوح المصدر لمعالجها الدقيق ألتراسبارك تي2 تحت اسم أوبن سبارك تي2، أنظر OpenSPARC.net. وفي يونيو 2009 استخدمت فوجيتسو تصميم سبارك لعمل معالج Venus SPARC64 VIIIfx القادر على إجراء 128 مليار عملية فاصلة عائمة في الثانية (128 جي فلوب).

الخصائص

[عدل]

تأثرت بنية سبارك بشدة بتصاميم ريسك السابقة عليها بما فيها ريسك 1 و2 الذين صدرا عن جامعة كاليفورنيا، بركلي وآي بي إم 801 IBM 801. كانت هذه التصميمات الأولى تتيح أقل قدر ممكن من الإمكانيات وأكواد العمليات opcodes، وكانت تحاول تنفيذ الأوامر بمعدل أمر واحد في كل دورة ساعة تقريبا، وهذا يجعلها مشابهة بنية ميبز في عدة وجوه مثل غياب بعض العمليات كالضرب والقسمة، خاصية أخرى من خصائص سبارك التي تأثرت بإصدارات ريسك الأولى هي خاصية أمر تأخير التفرع. يحتوي معالج سبارك عادة على 160 سجل عام، يستطيع أي برنامج الوصول إلي 32 منهم فقط في أي وقت، 8 منهم يستطيع النظام بأكمله استخدامهم (واحد منهم g0 يحتوي دائمأعلى القيمة 0 لذلك 7 سجلات فقط هم القابلين للاستخدام) و24 من مكدس السجلات، وهذه تمثل ما يسمى بنافذة السجلات وتتحرك هذه النافذة صعودا وهبوطا في مكدس السجلات مع عملية مناداة\رجوع الدالة، تحتوي كل نافذة على 8 سجلات وتشترك في 8 مع كل من النوافذ المجاورة، وتستخدم السجلات المشتركة في تمرير متغيرات الدالة والقيم الراجعة، وتستخدم السجلات المحلية في الاحتفاظ بالقيم التي تستخدم داخل نطاق الدالة نفسها. ومصدر تعبير «قابل للتوسع» المستخدم مع سبارك هو أن مواصفات سبارك تتيح للتطبيقات المختلفة أن تبدأ من المعالجات المدمجة وتتوسع وصولا إلى معالجات الخوادم العملاقة، تشترك جميعا في نفس مجموعة التعليمات الأساسية (الغير مميزة). أحد معاملات التصميم القابلة للتوسع هو عدد نوافذ السجلات. تسمح مواصفات المعالج بـ 3 نوافذ إلى 32 بالتالي يمكن لأي تطبيق أن يختار استخدام الـ32 نافذة جميعا لتحقيق أفضل كفاءة لمكدس المناداة أو استخدام 3 فقط لتقليل زمن تغيير السياق أو استخدام أي رقم بينهما. من الأنظمة التي تحتوي على خاصية ملف السجلات المماثلة إنتل آي960 Intel i960 وإيتانيوم (معالج) وإيه إم دي 29000 AMD 29000.

وخضعت البنية لعدة مراجعات، وأضيفت لها عمليتي الضرب والقسمة في الإصدار 8، وأهم تحديث جرى عليها هو الإصدار 9 وهو بيان مواصفات سبارك 64-بت (لكل من العناوين والبيانات) الذي نشر في 1994.[1] في الإصدار 8 من سبارك يحتوي ملف سجلات الفاصلة العائمة على 16 سجل مزدوج الدقة، يمكن استخدام أي منهم كسجل أحادي الدقة بمجمل 32 سجل أحادي الدقة، ويمكن استخدام أي رقم فردي-زوجي من أزواج السجلات مزدوجة الدقة كسجلات رباعية الدقة، ويسمح العدد هنا ب 8 سجلات رباعية الدقة. وأضاف الإصدار9 من سبارك 16 سجل مزدوج الدقة (التي يمكن استخدامها أيضا كـ 8 سجلات رباعية الدقة) لكن لا يمكن استخدام هذه السجلات الإضافية كسجلات أحادية الدقة. تؤدي عمليات الإضافة والطرح الموسومة حساباتها على اعتبار أن آخر 2 بت لا تشارك في العملية الحسابية، وهذا قد يفيد\يكون له فائدة في تطبيق نظام وقت التشغيل لـلغة ليسب وإم إل وعدد من اللغات المشابهة التي تستخدم الأعداد الصحيحة الموسومة.

أسلوب ترتيب البيانات (endianness) المستخدم في سبارك الإصدار8 32-بت هو ترتيب بالإعلى (big-endian). سبارك الإصدار9 64-بت يستخدم الترتيب بالإعلى في التعليمات بينما يمكنه الوصول للبيانات بالتريب بالأعلى أو الترتيب بالأدنى للبايتات وهو ما يتحدد إما على مستوى أوامر البرنامج (load/store) أو على مستوى صفحة الذاكرة memory page (من خلال إعدادات وحدة إدارة الذاكرة MMU)، وتستخدم الوسيلة الأخيرة عادة في الوصول إلى بيانات من أجهزة تستخدم الترتيب بالأدنى دائما مثل ناقلات PCI.

خلفية

[عدل]

خضعت البنية لثلاث مراجات رئيسية، أول مراجعة نشرت كانت سبارك 32-بت الإصدار7 (V7) في 1986، وسبارك الإصدار8 وهو تعريف محسن لبنية سبارك تم إصداره عام 1990. الفروق الرئيسية بين الإصدارين كانت إضافة عمليتي الضرب والقسمة، ووصول عمليات الفاصلة العائمة الرياضية «مطولة الدقة» 80-بت إلى عمليات «رباعية الدقة» 128-بت. وكان سبارك الإصدار8 بمثابة الأساس الذي بني عليه معيار IEEE 1754-1994 لبنية المعالج الدقيق 32-بت. صدر سبارك الإصدار9 - 64-بت –عن سبارك إنترناشيونال في 1993 وقامت بتطويره اللجنة المسئولة عن بنية سبارك التي ضمت كلا من أمدال كوربروريشن Amdahl Corporation وفوجيتسو وآي سي إل ICL وإل إس آي لوجيك LSI Logic وباناسونيك وفيليبس Phi]]ips وروس تكنولوجي Ross Technology وصن ميكروسيستمز وتكساس إنسترمنتز. في 2002 أصدرت شركتي صن وفوجيتسو بيان مواصفات البرمجة المشتركة 1 Joint Programming Specification 1 (JPS1) لسبارك تصف وظائف المعالج المتطابقة في وحدات المعالجة المركزية لكلا الشركتين («عمومية»). أول وحدة معالجة مركزية مطابقة لـموصفات JPS1 كانت ألتراسبارك3 من شركة صن وسبارك64 في من شركة فوجيتسو. وتضمنت «ملحقات التطبيق» الخاصة بكل معالج الوظائف التي لم يرد ذكرها في JPS1. في بدايات عام 2006 أصدرت شركة صن بيان مواصفات مفصل باسم بنية ألتراسبارك 2005 UltraSPARC Architecture 2005، وهذه لم تتضمن الأجزاء الغير مميزة ومعظم الأجزاء المميزة في سبارك الإصدار9 فحسب ولكن كل ما تم إضافته لبنية معالجات ألتراسبارك (مثل CMT وhyperpriviliged وVIS 1 وVIS 2) بدءً من تطبيق ألتراسبارك تي1، كما تضمنت هذه المواصفات كل إضافات شركة صن القياسية وتطابق بيان مواصفات سبارك الإصدار9 المستوى 1. وأصدرت صن في 2007 بيان مواصفات أحدث وهو بنية ألتراسبارك 2007 UltraSPARC Architecture 2007 وتطبيق ألتراسبارك تي2 يطابق هذه المواصفات. البنية متوافقة ثنائيا في كل إصداراتها بدايةً من سبارك الإصدار7 عام 1987 حتى إصدارات ألتراسبارك من صن.

ومن ضمن تطبيقات سبارك العديدة كانت تطبيقات شركة صن سوبرسبارك SuperSPARC وألتراسبارك-1 UltraSPARC-I من أكثرها شهرة واستخدمت في مؤسسة سبيك SPEC كنظام مرجعي لقياس آداء CPU95 وCPU2000، واستخدمت المؤسسة أيضا ألتراسبارك-2 296 ميجاهيرتز كنظام مرجعي لقياس آداء CPU2006. تم ترخيص بنية سبارك للعديد من الشركات التي طورت وصنعت التطبيقات المختلفة مثل:

مواصفات معالجات سبارك الدقيقة

[عدل]

يحتوي هذا الجدول على مواصفات بعض معالجات سبارك: التردد (ميجاهيرتز), رقم الإصدار، سنة الإصدار، عدد الخيوط threads (الخيوط في النواة الواحدة مضروبا في عدد الأنوية)، عملية التصنيع (ميكرومتر)، عدد الترانزستورات (مليون)، حجم القالب (مليمتر مربع)، عدد إبر الإدخال\الإخراج، الطاقة المبددة (وات)، فرق الجهد، حجم الذاكرة المخبأة بيانات، تعليمات، L2 وL3 (كيبيبايت)

الاسم (الاسم الرمزي) النموذج (ميجا هيرتز) التردد رقم الإصدار سنة الإصدار عدد الخيوط[2] عملية التصنيع (ميكرومتر) عدد الترانزستورات (مليون) حجم القالب (مليمتر مربع) عدد إبر الإدخال\الإخراج الطاقة المبددة (وات) فرق الجهد حجم الذاكرة المخبأة بيانات تعليمات (كيبيبايت)L2 (كيبيبايت)L3
SPARC (various), including MB86900[3] 14.28–40 V7 1987–1992 1×1=1 0.8–1.3 ~0.1–1.8 -- 160–256 -- -- 0–128 (unified) none none
microSPARC I (Tsunami) TI TMS390S10 40–50 V8 1992 1×1=1 0.8 0.8 225? 288 2.5 5 2 4 none none
SuperSPARC I (Viking) TI TMX390Z50 / Sun STP1020 33–60 V8 1992 1×1=1 0.8 3.1 -- 293 14.3 5 16 20 0-2048 none
SPARClite Fujitsu MB8683x 66–108 V8E 1992 1×1=1 -- -- -- 144–176 -- 2.5/3.3V 1–16 1–16 none none
hyperSPARC (Colorado 1) Ross RT620A 40–90 V8 1993 1×1=1 0.5 1.5 -- -- -- 5? 0 8 128-256 none
microSPARC II (Swift) Fujitsu MB86904 / Sun STP1012 60–125 V8 1994 1×1=1 0.5 2.3 233 321 5 3.3 8 16 none none
hyperSPARC (Colorado 2) Ross RT620B 90–125 V8 1994 1×1=1 0.4 1.5 -- -- -- 3.3 0 8 128-256 none
SuperSPARC II (Voyager) Sun STP1021 75–90 V8 1994 1×1=1 0.8 3.1 299 -- 16 -- 16 20 1024-2048 none
hyperSPARC (Colorado 3) Ross RT620C 125–166 V8 1995 1×1=1 0.35 1.5 -- -- -- 3.3 0 8 512-1024 none
TurboSPARC Fujitsu MB86907 160–180 V8 1996 1×1=1 0.35 3.0 132 416 7 3.5 16 16 512 none
UltraSPARC (Spitfire) Sun STP1030 143–167 V9 1995 1×1=1 0.47 5.2 315 521 30[4] 3.3 16 16 512-1024 none
UltraSPARC (Hornet) Sun STP1030 200 V9 1998 1×1=1 0.42 5.2 265 521 -- 3.3 16 16 512-1024 none
hyperSPARC (Colorado 4) Ross RT620D 180–200 V8 1996 1×1=1 0.35 1.7 -- -- -- 3.3 16 16 512 none
SPARC64 Fujitsu (HAL) 101–118 V9 1995 1×1=1 0.4 -- Multichip 286 50 3.8 128 128 -- --
SPARC64 II Fujitsu (HAL) 141–161 V9 1996 1×1=1 0.35 -- Multichip 286 64 3.3 128 128 -- --
SPARC64 III Fujitsu (HAL) MBCS70301 250–330 V9 1998 1×1=1 0.24 17.6 240 -- -- 2.5 64 64 8192 --
UltraSPARC IIs (Blackbird) Sun STP1031 250–400 V9 1997 1×1=1 0.35 5.4 149 521 25[5] 2.5 16 16 1024 or 4096 none
UltraSPARC IIs (Sapphire-Black) Sun STP1032 / STP1034 360–480 V9 1999 1×1=1 0.25 5.4 126 521 21[6] 1.9 16 16 1024–8192 none
UltraSPARC IIi (Sabre) Sun SME1040 270–360 V9 1997 1×1=1 0.35 5.4 156 587 21 1.9 16 16 256–2048 none
UltraSPARC IIi (Sapphire-Red) Sun SME1430 333–480 V9 1998 1×1=1 0.25 5.4 -- 587 21[7] 1.9 16 16 2048 none
UltraSPARC IIe (Hummingbird) Sun SME1701 400–500 V9 1999 1×1=1 0.18 Al -- -- 370 13[8] 1.5-1.7 16 16 256 none
UltraSPARC IIi (IIe+) (Phantom) Sun SME1532 550–650 V9 2000 1×1=1 0.18 Cu -- -- 370 17.6 1.7 16 16 512 none
SPARC64 GP Fujitsu SFCB81147 400–563 V9 2000 1×1=1 0.18 30.2 217 -- -- 1.8 128 128 8192 --
SPARC64 GP -- 600–810 V9 -- 1×1=1 0.15 30.2 -- -- -- 1.5 128 128 8192 --
SPARC64 IV Fujitsu MBCS80523 450–810 V9 2000 1×1=1 0.13 -- -- -- -- -- 128 128 2048 --
UltraSPARC III (Cheetah) Sun SME1050 600 V9 / JPS1 2001 1×1=1 0.18 Al 29 330 1368 53 1.6 64 32 8192 none
UltraSPARC III (Cheetah) Sun SME1052 750–900 V9 / JPS1 2001 1×1=1 0.13 Al 29 -- 1368 -- 1.6 64 32 8192 none
UltraSPARC III Cu (Cheetah+) Sun SME1056 1002–1200 V9 / JPS1 2001 1×1=1 0.13 Cu 29 232 1368 80[9] 1.6 64 32 8192 none
UltraSPARC IIIi (Jalapeño) Sun SME1603 1064–1593 V9 / JPS1 2003 1×1=1 0.13 87.5 206 959 52 1.3 64 32 1024 none
معالجات SPARC 64 (Zeus) Fujitsu 1100–1350 V9 / JPS1 2003 1×1=1 0.13 190 289 269 40 1.2 128 128 2048 --
معالجات SPARC 64 (Olympus-B) Fujitsu 1650–2160 V9 / JPS1 2004 1×1=1 0.09 400 297 279 65 1 128 128 4096 --
UltraSPARC IV (Jaguar) Sun SME1167 1050–1350 V9 / JPS1 2004 1×2=2 0.13 66 356 1368 108 1.35 64 32 16384 none
UltraSPARC IV+ (Panther) Sun SME1167A 1500–2100 V9 / JPS1 2005 1×2=2 0.09 295 336 1368 90 1.1 64 64 2048 32768
UltraSPARC T1 (Niagara) Sun SME1905 1000–1400 V9 / UA 2005 2005 4×8=32 0.09 300 340 1933 72 1.3 8 16 3072 none
معالجات SPARC 64 (Olympus-C) Fujitsu 2150–2400 V9 / JPS1 2007 2×2=4 0.09 540 422 -- 120 -- 128 128 5120 none
ألترا سبارك تي 2 (Niagara 2) Sun SME1908A 1000–1600 V9 / UA 2007 2007 8×8=64 0.065 503 342 1831 95 1.1–1.5 8 16 4096 none
UltraSPARC T2 Plus (Victoria Falls) Sun SME1910A 1200–1600 V9 / UA 2007 2008 8×8=64 0.065 503 342 1831 - - 8 16 4096 none
SPARC64 VII (Jupiter) [10] Fujitsu 2400–2880 V9 / JPS1 2008 2×4=8 0.065 600 445 -- 135 -- 64 64 6144 none
UltraSPARC "RK" (Rock)[11] Sun SME1832 2300 V9 / -- canceled[12] 2×16=32 0.065 ? 396 2326 ? ? 32 32 2048 ?
معالجات SPARC 64 (Venus)[13][14] Fujitsu 2000 V9 / JPS1 2009 1x8=8 0.045 ? ? ? ? ? ? ? ? ?
SPARC T3 (Rainbow Falls) Oracle/Sun 1650 V9 / UA _?_ 2010 8×16=128 0.040[15] ???? 371 ? 139 ? 8 16 6144 none
SPARC64 VII+ (???) Fujitsu 2667 - 3000 V9 / JPS1 2010 2x4=8 - - - - - - 128 128 12288 none
الاسم (الاسم الرمزي) النموذج التردد (ميجاهيرتز) رقم الإصدار سنة الإصدار عدد الخيوط [2] عملية التصنيع (ميكرومتر) عدد الترانزستورات (مليون) حجم القالب (مليمتر مربع) عدد إبر الإدخال\الإخراج الطاقة المبددة (وات) فرق الجهد حجم الذاكرة المخبأة بيانات تعليمات (كيبيبايت)L2 (كيبيبايت)L3

دعم نظام التشغيل

[عدل]

أجهزة سبارك تستخدم عادة صن أو إس أو سولاريس أو أوبن سولاريس، ولكنها استخدمت أنظمة أخرى مثل نكست ستيب NeXTSTEP وآر تيمز RTEMS وفري بي إس دي وأوبن بي إس دي ونت بي إس دي ولينكس. في 1993 أعلنت شركة إنترجراف عن منقذ من ويندوز إن تي لبنية سبارك [16] وأغلقته فيما بعد.

التطبيقات مفتوحة المصدر

[عدل]

هناك أربع تطبيقات من بنية سبارك مفتوحة المصدر بشكل كامل.

  • ليون تطبيق 32-بت لسبارك الإصدار8، صمم خصيصا لاستغلال المساحة، كوده المصدري مكتوب بلغة في إتش دي إل، ويخضع لرخصة جنو العمومية
  • رامب جولد: تطبيق 32-بت لسبارك الإصدار8، 64-خيط، صمم كمحاكاة للبنية التي تستخدم الدائرة المتكاملة FPGA. كود رامب جولد يحتوي على 36000 سطر تقريبا بلغة سيستم فيريلوج، ويخضع لرخص بي إس دي.
  • أوبن سبارك تي1: تطبيق 64-بت، 32-خيط مطابق لمواصفات بنية ألتراسبارك 2005 وسبارك الإصدار9 (مستوى 1)، وتم إصداره في 2006. كوده المصدري بلغة فيريلوج. يخضع لعدة رخص، يخضع معظم كوده المصدري لرخصة جنو العمومية، والكود المبني على أكواد مشاريع مفتوحة المصدر يخضع لنفس الرخص الحالية لهذه المشاريع. البرامج الثنائية تخضع لترخيص البرامج الثنائية.
    • إس 1 كور: معالج دقيق متوافق مع ناقل ويشبون Wishbone مبني على تصميم أوبن سبارك تي1، وهو معالج ألتراسبارك 9 وحيد النواة قادر على إجراء تنفيذ متعدد متزامن SMT في 4 اتجاهات. ويخضع كوده المصدري مثل تي1 لرخصة جنو العمومية.
  • أوبن سبارك تي2 تطبيق 64-بت، 64-خيط، مطابق لمواصفات بنية ألتراسبارك 2007 وسبارك إصدار 9 (مستوى 1)، صدر عام 2008. كوده المصدري مكتوب بلغة فيريلوج ويخضع لعدة رخص، معظمه يخضع لرخصة جنو العمومية، والكود المبني على مشاريع مفتوحة المصدر يخضع لنفس الرخص الحالية لهذه المشاريع. البرامج الثنائية تخضع لترخيص البرامج الثنائية.

الحواسيب الفائقة

[عدل]

في عام 2009 شملت قائمة أسرع 500 حاسوب فائق في العالم حاسوب واحد فقط يستخدم معالجات سبارك الدقيقة طبقا لقائمة توب500، [17] وهو FX1 من فوجيتسو وحصل على المركز الـ28 بسرعة 121282 جيفلوبز، وهو يستخدم المعالجات الدقيقة SPARC64 VII رباعية النواة بسرعة 2.52 ميجاهيرتز، تم تجميعه بواسطو بنية دي دي آر إنفيني باند DDR Infiniband. استخدم في أحد مرافق منظمة البحوث اليابانية، في 2002 كان هناك 88 حاسوب يستخدم معالجات سبارك الدقيقة في قائمة توب500 ولكنه منذ حينها في تراجع في مقابل الشرائح الأخرى من آي بي إم وإنتل وإيه إم دي. في ديسمبر 2010 كشفت أوراكل عن سبارك سوبر كلستر SPARC SuperCluster في خادم T3-4 الذي تفوق على Integrity Superdome من HP وPower 780 من IBM ووصل إلى سرعات 30,249,688 tpmC (transaction per minute)

المراجع

[عدل]
  1. ^ http://www.sparc.org/standards/SPARCV9.pdf نسخة محفوظة 18 يناير 2012 على موقع واي باك مشين. The SPARC Architecture Manual Version 9
  2. ^ ا ب (الخيوط في النواة الواحدة مضروبا في عدد الأنوية)
  3. ^ Various SPARC V7 implementations were produced by Fujitsu, LSI Logic, Weitek, Texas Instruments and Cypress. A SPARC V7 processor generally consisted of several discrete chips, usually comprising an integer unit (IU), a وحدة الفاصلة العائمة (FPU), a وحدة إدارة الذاكرة (حاسب آلي) (MMU) and cache memory.
  4. ^ @167 MHz
  5. ^ @250 MHz
  6. ^ @400 MHz
  7. ^ @440 MHz
  8. ^ max@500 MHz
  9. ^ @900 MHz
  10. ^ "FX1 Key Features & Specifications" (PDF). Fujitsu. 19 فبراير 2008. مؤرشف من الأصل (PDF) في 2016-04-29.
  11. ^ "A Third-Generation 65nm 16-Core 32-Thread Plus 32-Scout-Thread CMT SPARC(R) Processor" (PDF). Sun Microsystems. 19 فبراير 2008. مؤرشف من الأصل في 2012-07-22.
  12. ^ Vance، Ashlee (15 يونيو 2009). "Sun Is Said to Cancel Big Chip Project". The New York Times. مؤرشف من الأصل في 2018-05-22. اطلع عليه بتاريخ 2010-05-23.
  13. ^ "Fujitsu shows off SPARC64 VII". (28 August 2008). heise online. نسخة محفوظة 02 يونيو 2009 على موقع واي باك مشين.
  14. ^ Sylvie Barak. "Fujitsu unveils world's fastest CPU". مؤرشف من الأصل في 2018-01-04.
  15. ^ https://web.archive.org/web/20160424054305/http://www.oracle.com/us/products/servers-storage/servers/sparc-enterprise/t-series/sparc-t3-chip-ds-173097.pdf. مؤرشف من الأصل (PDF) في 24 أبريل 2016. اطلع عليه بتاريخ أغسطس 2020. {{استشهاد ويب}}: تحقق من التاريخ في: |تاريخ الوصول= (مساعدة) والوسيط |title= غير موجود أو فارغ (مساعدة)
  16. ^ "Intergraph Announces Port of Windows NT to SPARC Architecture". The Florida SunFlash. 7 يوليو 1993. مؤرشف من الأصل في 2018-12-28.
  17. ^ "Fujitsu FX1, Quadcore SPARC64 VII 2.52 GHz, Infiniband DDR". مؤرشف من الأصل في 8 نوفمبر 2011. اطلع عليه بتاريخ أكتوبر 2020. {{استشهاد ويب}}: تحقق من التاريخ في: |تاريخ الوصول= (مساعدة)

الوصلات الخارجية

[عدل]
مجلوبة من «https://ar.wikipedia.org/w/index.php?title=سبارك&oldid=68349137»