DDR-SDRAM – Wikipedia

DDR-SDRAM (englisch Double Data Rate Synchronous Dynamic Random Access Memory; oft auch nur: DDR-RAM) ist ein halbleiterbasierter RAM-Typ, der durch Weiterentwicklung von SDRAM entstand. Aktuell (2024) gibt es ihn in fünf Generationen, die 5. Generation (DDR5) wurde 2019 spezifiziert und erschien 2021 auf dem Markt. Verwendet werden diese hauptsächlich für Speichermodule des DIMM- und SO-DIMM-Standards und als Arbeitsspeicher in PCs und Laptops. Für mobile Geräte gibt es eine eigene Spezifikation (Low Power SDRAM), ebenso für Graphikspeicher (siehe GDDR).

Mitte 1999 setzte die Computerindustrie auf die Weiterentwicklung von SDRAM in Form der DDR-Speichertechnik, weil die von Intel unterstützte Direct-Rambus-DRAM-Technik (RDRAM) durch einen Fehler im i820-Chipsatz Probleme bekam und durch den Pentium-III-FSB ihre Leistungsfähigkeit trotz hoher Preise nicht ausspielen konnte.

Erste Speicherchips sowie Mainboards mit Unterstützung für DDR-SDRAM kamen Ende 1999 auf den Markt. Erst Anfang 2002 konnten sie sich jedoch auf dem europäischen Endverbrauchermarkt durchsetzen.

1. ↑ https://www.anandtech.com/show/442/7 ELSA ERAZOR X SDR GeForce by Matthew Witheiler on January 12, 2000 1:37 AM EST
2. ↑ 1,35 V werden mit L für low (engl. für niedrig) und 1,25 V mit U für ultralow gekennzeichnet
3. ↑ Auch Nicht-ECC-RAM weist Paritätsbits auf, die der Speicher zur internen Speicherkorrektur unabhängig von der CPU nutzt
4. ↑ Erhöhung von 8 auf 16 bit Parität pro 64 bit Speicherzeile, ermöglicht Fehlerkorrektur von Zwei-Bit-Fehlern

DDR-SDRAM ermöglicht keine höheren Datenraten per se, da die eigentliche Datenübertragung bei SDR und DDR mit der gleichen Zeitabfolge und den gleichen Problemstellungen erfolgt. Das DDR-Verfahren löst im Vergleich zu SDR (und als einzig wesentlichen Unterschied), das Problem der Taktübertragung: Bei SDR hat das Taktsignal eine doppelt so hohe Frequenz wie im schlechtesten Fall das Datensignal. Das Taktsignal hat zwei Pegelwechsel pro Takt, das Datensignal maximal einen Pegelwechsel. Das ist bei DDR-Übertragungen nicht mehr der Fall. Dafür muss der Takt im DDR-RAM-Modul mittels einer lokalen Phasenregelschleife (PLL) schaltungstechnisch wieder verdoppelt werden.

Teilweise ist auch eine weitere Teilung des Taktes üblich. Teilweise sind auch unterschiedliche Takte für die Kommandierung und die Datenübertragung üblich. Dies ist z. B. bei GDDR-6-RAM der Fall. Ein "18 GHz" GDDR-6-RAM verwendet ein 4,5 GHz-Taktsignal und überträgt mit 18 GHz je 1 Bit pro Datenleitung.

Während „normale“ SDRAM-Module bei einem Takt von 133 MHz eine Datenübertragungsrate von 1,06 GB/s bieten, arbeiten Module mit DDR-SDRAM (133 MHz) nahezu mit der doppelten Datenrate. Möglich wird das durch einen relativ simplen Trick: Sowohl bei der auf- als auch bei der absteigenden Flanke des Taktsignals wird ein Datenbit übertragen, anstatt wie bisher nur bei der aufsteigenden.

Damit das Double-Data-Rate-Verfahren zu einer Beschleunigung führt, muss die Anzahl zusammenhängend angeforderter Daten (= „Burst-Length“) immer gleich oder größer als die doppelte Busbreite sein. Da das nicht immer der Fall sein kann, ist DDR-SDRAM im Vergleich zu einfachem SDRAM bei gleichem Takt nicht exakt doppelt so schnell. Ein weiterer Grund ist, dass Adress- und Steuersignale im Gegensatz zu den Datensignalen nur mit einer Taktflanke gegeben werden.

DDR-SDRAM-Speichermodule (DIMM) besitzen 184 Kontakte/Pins (DDR2-SDRAM DIMM/DDR3-SDRAM DIMM: 240, SDRAM DIMM: 168 Kontakte). Die Betriebsspannung beträgt normalerweise 2,5 V, für DDR-400 2,6 V.

²: Geschwindigkeit der Anbindung an den Speichercontroller von CPU oder Mainboard

³: Effektiver Takt im Vergleich zu SDR-SDRAM (theoretisch)

PC-XXXX: Das XXXX berechnet sich durch (2 × Speichertakt × Busbreite)/8 (Busbreite = 64 bit) und entspricht der Datenrate in MB/s.

DDR-200 bis DDR-400 sowie die damit aufgebauten PC-1600- bis PC-3200-Speichermodule sind von der JEDEC als JESD79 standardisiert. Alle davon abweichenden Module orientieren sich zwar von den Bezeichnungen her an den Standards, aber jeder Hersteller setzt bei den elektrischen Eigenschaften – dieser oft als „Übertakter-Speicher“ angebotenen Module – seine eigenen Spezifikationen ein und arbeitet oft mit exzessiver Überspannung.

Einen Sicherheitsgewinn bringen die oft in Servern eingesetzten Speichermodule mit ECC (Error Checking and Correction) oder auch Registered-Module mit Signalpuffer. Das gilt aber nur, wenn diese Speichermodule explizit unterstützt werden, oft funktionieren ECC-Module in normalen Desktop-Hauptplatinen überhaupt nicht. Solche Speichermodule sind in allen standardisierten Taktfrequenzen erhältlich und an der zusätzlichen Bezeichnung R, ECC oder R ECC erkennbar, beispielsweise PC-1600R, PC-2100 ECC oder PC-2700R ECC.

DDR2-SDRAM ist eine Weiterentwicklung des Konzeptes von DDR-SDRAM, bei dem statt mit einem Zweifach- mit einem Vierfach-Prefetch gearbeitet wird.

Die Module für Desktop-Computer besitzen 240 statt 184 Kontakte/Pins und sind mechanisch und elektrisch nicht kompatibel mit DDR-Modulen der ersten Generation. Durch eine anders angeordnete Kerbe wird eine Verwechslung verhindert.

Die Gehäuse der Speicherchips sind in FBGA (Fine Ball Grid Array)-Technik ausgeführt und kleiner (126 mm² statt bisher 261 mm²) als Standard-DDR-RAM im TSOP (Thin Small Outline Package)-Gehäuse.

Bei DDR2-SDRAM ist der I/O-Puffer mit der doppelten Frequenz der Speicherchips getaktet. Man erhält – wie bei dem älteren DDR-Standard – jeweils bei steigender als auch bei fallender Flanke des Taktsignals gültige Daten. Beim DDR-SDRAM werden mit einem Read-Kommando (mindestens) zwei aufeinanderfolgende Adressen gelesen, bei DDR2-SDRAM vier, bedingt durch die Prefetch-Methode des jeweiligen Standards. Aus einem 64 Bit breiten DDR-Modul werden also pro Lesezugriff 128 Bit gelesen, aus einem DDR2-Modul 256 Bit. Die absolute Datenmenge bleibt bei gleichem I/O-Takt von zum Beispiel 200 MHz aber identisch, da das DDR2-Modul zwei Takte anstatt einen benötigt, um die Daten zu übertragen. DDR2 unterstützt nur zwei mögliche Burst-Längen (Anzahl an Datenwörtern, die mit einem einzelnen Kommando gelesen oder geschrieben werden können), nämlich 4 (bedingt durch Vierfach-Prefetch) oder 8, DDR hingegen unterstützt 2, 4 oder 8.

Zur Senkung der elektrischen Leistungsaufnahme wurde die Signal- und Versorgungsspannung von 2,6 V auf 1,8 V verringert. Unter anderem durch die verringerte Spannung und die damit geringere Wärmeentwicklung sind höhere Taktraten möglich.

DDR2-SDRAM Chips arbeiten mit „On-Die Termination“ (ODT). Der Speicherbus muss also nicht mehr auf der Modulplatine (oder dem Board) terminiert werden. Die Terminierungsfunktion wurde direkt in die Chips integriert, was Platz und Kosten spart. Bei ODT sendet der Speicher-Controller ein Signal auf den Bus aus, das alle inaktiven Speicherchips dazu veranlasst, auf Terminierung umzuschalten. Somit befindet sich nur das aktive Signal auf der Datenleitung, Interferenzen sind so gut wie ausgeschlossen.

DDR2-Module können ohne Rücksicht auf ihre jeweilige Geschwindigkeitsangabe prinzipiell in jede Hauptplatine mit DDR2-Steckplätzen eingesetzt werden. Der Speichercontroller sorgt dafür, dass Speichermodule, die langsamer sind als die Hauptplatine, höchstens mit der Taktrate betrieben werden, für die sie ausgelegt sind.

Auch DDR2-Module mit unterschiedlichen Taktraten können beliebig kombiniert werden. Meist arbeitet dann jedoch der gesamte Speicher nur mit der Geschwindigkeit des langsamsten Moduls.

Da die JEDEC-Spezifikationen jedoch ungenau sind, kann es zu Kompatibilitätsproblemen zwischen bestimmten Mainboards und bestimmten Speichermodulen kommen. Oft können diese Probleme durch ein BIOS-Update gelöst werden. Nur bei einem Speicher, der auf der sogenannten QVL (Qualified Vendor List) des Mainboards steht, kann davon ausgegangen werden, dass er in diesem Mainboard auf jeden Fall funktioniert.

²: Geschwindigkeit der Anbindung an den Speichercontroller von CPU oder Mainboard

³: Effektiver Takt im Vergleich zu SDR-SDRAM (theoretisch)

PC2-XY00: Das XY00 berechnet sich durch (4 × Speichertakt [in MHz] × Busbreite [in Bit])/8 (Busbreite = 64 bit) und entspricht der Datenrate in MB/s.

DDR2-400 bis DDR2-1066 sowie die damit aufgebauten PC2-3200- bis PC2-8500-Speichermodule sind von der JEDEC standardisiert. Alle davon abweichenden Module orientieren sich zwar von den Bezeichnungen her an den Standards, aber jeder Hersteller setzt bei den elektrischen Eigenschaften – der oft als „Übertakter-Speicher“ angebotenen Module – seine eigenen Spezifikationen und arbeitet oft mit exzessiver Überspannung. Wie bei DDR-SDRAM gibt es auch bei DDR2-SDRAM neben den Unregistered-Modulen (oft als PC2-XY00U bezeichnet) auch Registered-Module (PC2-XY00R) und ECC-Module (PC2-XY00E) wie auch FBDIMM-Module (PC2-XY00F).

DDR3-SDRAM ist eine Weiterentwicklung des Konzeptes von DDR2-SDRAM, bei dem statt mit einem Vierfach- mit einem Achtfach-Prefetch gearbeitet wird.

Die Chips mit einer Kapazität von mindestens 512 Mebibit verarbeiten Daten mit 8500 Megabyte pro Sekunde und sind damit deutlich schneller als DDR-400- oder auch DDR2-800-SDRAM. Allerdings ist die CAS-Latenz höher. DDR3-SDRAM wird mit 1,5 V statt 1,8 V betrieben und ist damit gerade für den mobilen Einsatz besser geeignet, bei dem es auf lange Akkulaufzeiten ankommt. Low-Voltage-Ausführungen (DDR3L) können auf geeigneten Hauptplatinen mit 1,35 V betrieben werden. Ultra-Low-Voltage-Ausführungen (DDR3U) sind für den Betrieb mit 1,25 V vorgesehen.

DDR3-SDRAM-Speichermodule (DIMM) besitzen 240 Kontakte/Pins. Trotz gleicher Pinzahl sind sie nicht zu DDR2-SDRAM kompatibel und besitzen unterschiedliche Einkerbungen. SODIMM-Module für Notebooks haben 204 Kontakte gegenüber 200 Kontakten als DDR2-Variante und als DDR1-Variante.

Im Bereich des Grafikspeichers wird schon seit längerem GDDR3-Speicher eingesetzt. Dieser basiert aber auf DDR2-Speicherchips, lediglich die Spannung wurde anfangs abgesenkt (Spannung VDD = 1,5 V statt 2,5 V; VDDQ = 1,5 V statt 1,8 V). Die Bezeichnung GDDR3 besitzt keine offiziellen Spezifikationen, sondern wurde aus Marketing-Gründen gewählt (um sich von dem weniger erfolgreichen GDDR2 abzugrenzen). GDDR4 und GDDR5 basieren auf DDR3-Technologien, sind aber teils erheblich modifiziert für den Einsatz als Grafikspeicher.

²: Geschwindigkeit der Anbindung an den Speichercontroller von CPU oder Mainboard

³: Effektiver Takt im Vergleich zu SDR-SDRAM (theoretisch)

PC3-XXXX: Das XXXX berechnet sich durch (8 × Speichertakt [in MHz] × Busbreite eines Moduls)/8 und entspricht der Datenrate in MB/s. Die Datenbusbreite eines Modules ist immer 64 Bit (= 8 Byte). Zudem können 8 × 4 GB pro Modul adressiert werden (Adressbus benötigt nur 32 Bit).

Die Spezifikationen von DDR3-800 bis DDR3-2133 sowie die damit aufgebauten PC3-6400- bis PC3-17000-Speichermodule sind von der Standardisierungsorganisation JEDEC beschrieben. Alle davon abweichenden Module orientieren sich zwar von den Bezeichnungen her an den Standards, aber jeder Hersteller setzt bei den elektrischen Eigenschaften – der oft als „Übertakter-Speicher“ angebotenen Module – seine eigenen Spezifikationen und arbeitet oft mit exzessiver Überspannung. Wie bei DDR1-SDRAM, gibt es auch bei DDR3-SDRAM ECC- und Registered-Module, diese sind allerdings gegenwärtig (Mai 2011) nur bis einschließlich PC3-12800 standardisiert. Analog zu früheren Standards werden diese mit der Zusatzkennung R, ECC oder R ECC versehen. Eine Kennung PC3L- bezeichnet Low-Voltage-Speichermodule, PC3U- steht für Ultra-Low-Voltage-Speichermodule. Analog bestehen die Bezeichnungen DDR3L und DDR3U für entsprechende Speicherchips. Dabei ist nur eine eingeschränkte Kompatibilität untereinander gegeben: PC3L-Module laufen meistens problemlos in Mainboards mit höherer Spannung, andersherum nicht oder der Betrieb ist instabil.

Ein DDR4-SDRAM besitzt 288 Kontakte, das Notebook-Pendant SO-DIMM 260 Kontakte. Wie bei DDR3-SDRAM auch, wird der Speicher mit 8-fach-Prefetch betrieben. Es findet also keine Verdoppelung statt, wie es bei den vorherigen DDR-SDRAM-Generationen der Fall war. Stattdessen können die Module mit höheren Taktraten betrieben werden. Die neuen Speichermodule sollen im 30-Nanometer-Verfahren hergestellt werden.^[2]

Im Mai 2012 lieferte Micron erste Testexemplare von DDR4-SDRAMs aus und ab Mitte 2014 waren sie im Markt eingeführt. Ursprünglich sollte er schon bis 2015 mindestens 50 Prozent Marktanteil erreichen; spätere Schätzungen gingen davon aus, dass dieses Ziel frühestens 2016 erreicht werden kann.^[3] Der Durchbruch gelingt nach aktuellen (04/2017) Hochrechnungen im Jahr 2017.^[4] Damit wurde der 2007 eingeführte DDR3-Standard erst nach etwa zehn Jahren mehrheitlich abgelöst.

Die zwei wichtigen Neuerungen bei DDR4 gegenüber DDR3 sind:

• Data Bus Inversion für jeweils 8 Datenbits
• Für Testzwecke können die RAM-Bausteine Testpattern generieren, die für Diagnosezwecke einsetzbar sind

Vorteile von DDR4-RAM

Im Vergleich zum Vorgänger wird das RAM nochmals höher getaktet, dadurch können höhere Transferraten erreicht werden. Gleichzeitig wird die Spannung auf 1,2 V gesenkt. Dank Chip-Stacking-Technologie können bis zu acht Speicherschichten übereinander geschichtet werden. Das erhöht nicht nur die maximale Speicherkapazität, sondern auch die Signalqualität der einzelnen Module.^[5] Weiterhin verfügt DDR4 über die Möglichkeit einer Fehlererkennung, die aber selten genutzt wird, da sie bis zu 25 % der Bandbreite belegt.^[6]

DDR5 sollte 2020 auf den Markt kommen, es gab bereits 2018 erste Muster.^[7] Im Juli 2020 wurde die Spezifikation offiziell veröffentlicht (kostenpflichtiger Download).^[8][9] Bei der Markteinführung von Intels Alder Lake Core i9-12900K Ende 2021 war DDR5-SDRAM noch Mangelware.^[10]

Nach ersten Entwürfen der JEDEC aus dem Jahr 2017 sollten DDR5-RAMs mit 3200 MHz beginnen und bis 8400 MHz gehen.^[11] Schon diese ersten Entwürfe lagen um mehr als den Faktor 2 über den ersten Entwürfen für DDR4-RAM (1600 bis 3200 MHz). Die ursprünglich als obere Grenze vorgesehenen Taktfrequenzen (je nach Quelle 6400 oder 8400 MHz) wurden ein Jahr nach Einführung erreicht bzw. werden in Kürze erreicht werden.^[12]

Die Kerbe in der Kontaktleiste wurde gegenüber DDR4 um 0,3 cm zur Mitte hin versetzt.

Es gibt signifikante Verbesserungen bei DDR5-RAM (gegenüber DDR3), die deutlich über den marginalen Änderungen bei DDR4-RAM (gegenüber DDR3) liegen.

• Die benötigte Betriebsspannung wird auf dem Modul selbst erzeugt. Zugeführt werden 12 V, das Modul erzeugt sich daraus selbst die benötigten Spannungen von 0,5 bis 1,8 V.
• 16-fach- und optional 32-fach-Prefetch, Aufteilung des Interfaces in zwei Kanäle (wie bei DDR4-LPDIMM und GDDR-6-RAM)
• umfangreiche Kalibrierungsmöglichkeiten aller Signalleitungen
• mehrstufige Signalentzerrung
  • digital mit einem FFE (Feed Forward Equalizer) im Sender,
  • analog mit einem CTLE (Continuous Time Linear Equalizer) als auch
  • digital mit einem vierstufigen DFE (Decision Feedback Equalizer) im Empfänger.^[13]

  Diese umfangreichen Möglichkeiten haben zu einem schnellen Anstieg der Taktfrequenzen geführt.
  So starteten DDR5-Module gleich bei 4800 MHz (DDR4: 1600 MHz, DDR3: 800 MHz, DDR2: 400 MHz, DDR: 200 MHz).
  Weiterhin stieg die (max. verfügbare) Taktfrequenz innerhalb von 2 Jahren auf 8000 MHz.

• On-Die-ECC, jeder RAM hat im Inneren 6,25 % zusätzliche RAM-Zellen, um Fehler auch bei Nicht-ECC-RAM zu erkennen und zu korrigieren. Dieser Test kann periodisch und unabhängig von der CPU ausgeführt werden.
• Kombinationen von DRAM-, Flash- und anderen persistenten Speichern (NVDIMM-N/F/P)

Die Entwicklung befand sich zu Jahresbeginn 2019 noch ganz am Anfang. Es wurde eine längere Entwicklungszeit von 5 bis 6 Jahren mit der Möglichkeit neuer Konzepte angestrebt.^[14] Neben Beibehaltung der Grundprinzipien der Architektur von aktuellem DDR-RAM steht eine Annäherung von RAM-Schnittstelle und PCI-Express-Schnittstelle zur Diskussion. Letzteres würde in die Richtung gehen, dass sämtliche Kommunikation einer CPU über PCI-Express geht (Peripherie, Massenspeicher, CPU-zu-CPU-Kommunikation, flüchtiger Speicher). Weitere diskutierte Richtungen sind Integration des Arbeitsspeichers ähnlich HBM in den CPUs sowie ein Verschmelzen von flüchtigen und persistenten Speichern (wie bei DDR5 NVDIMM-P).

Um den theoretisch maximal möglichen Speicherdurchsatz pro Channel bzw. bei DDR4 pro Modul zu berechnen, wird folgende Formel verwendet:

Speichertransferrate(in MByte/s)  =  Takt der internen Logik(in MHz)  ×  Prefetching-Faktor  ×  Busbreite(in Byte)

DDR-SDRAM überträgt Daten immer bei steigender und fallender Taktflanke, bei DDR2, DDR3 und DDR4 wird der interne Takt der Speicherchips gegenüber dem externen Systemtakt noch um den Faktor zwei bzw. vier gesteigert, da aus mehreren Speicherstellen nacheinander ausgelesen wird. Bei Verwendung von mehrkanaligen Speichersubsystemen kann die kumulative Datenrate wie auch die maximal bestückbare Menge an Speicher vervielfacht werden, die Latenzzeiten erhöhen sich jedoch durch längere interne Pfade etwas.

Anhand dieser Berechnung lässt sich grob abschätzen, wie gut das RAM und das übrige System zusammenpassen. Der Speicher muss schnell genug sein, um die Zugriffe aller Busmaster einschließlich CPU, Festplattencontrollern und Grafikkarten verarbeiten zu können.

Es wird zwischen Single-sided und double-sided-Bausteinen unterschieden. In der single-sided-Variante liegen alle Module auf einer Seite, bei double-sided sind sie auf beide Seiten verteilt. Ein weit verbreiteter Mythos ist, dass die Bauform einen Einfluss auf die Leistung hat. Das stimmt aber nicht, da nicht der physische Aufbau, sondern die logische Organisation einen Einfluss hat (genauer gesagt der sog. rank). Jedoch haben double-sided-Module meist doppelt so viele ranks wie vergleichbare single-sided-Module, was aber nicht der Fall sein muss.

Ob eher hohe Datenraten oder ob eher geringe Latenzzeiten für die Performance eines Programmes/Algorithmus die Hauptrolle spielen, hängt von der Vorhersagbarkeit von Datenzugriffen ab (Data Prefetching).

Die einzelnen Speichertypen haben (10 % und 90 % Percentile) folgende Zugriffszeiten, um eine Cache-Line zu lesen (Preisvergleich, Stand Ende 2022):

Hinweise:

• Die Tabelle spiegelt die Geschwindigkeit am Ende der Lebensdauer einer RAM-Generation wider.
• DDR5-RAM ist erst am Anfang seiner Lebensdauer, in ein paar Jahren dürften die Werte sich noch verbessern.
• DDR5-RAM blockiert beim Refresh einer Bankgruppe nur 25 % der Bänke dieser Bankgruppe.
• Bei Zugriffen einer CPU auf RAM kommt noch die Zeit der Adressübersetzung und das Abgrasen des L1-Cache, des L2-Cache und aller L3-Caches der Prozessornode hinzu. Im Best Case sind das ~10 ns bei monolithischen CPUs und im Worst Case können das bei Mehrsockelsystemen mit sehr vielen Kernen um die 75 ns sein.

Berechnung

Die Latenz lässt sich – wie aus den eben genannten Beispielen ersichtlich – wie folgt berechnen:

${\displaystyle {\text{Zugriffszeit}}\geqslant {\frac {t_{CL}+t_{RCD}}{\text{Taktfrequenz}}}={\frac {2\cdot (t_{CL}+t_{RCD})}{\text{effektive Taktfrequenz}}}}$

Die gesamte Zugriffszeit ist mindestens ${\displaystyle t_{RCD}+t_{CL}}$ geteilt durch den Takt. Die effektive Taktfrequenz ist doppelt so hoch wie die eigentliche Taktfrequenz, da zweimal je Takt ausgelesen wird (daher der Name DDR = Double Data Rate).

Die meisten Speicherhersteller bieten RAM an, der die offiziellen Spezifikationen der JEDEC nicht oder nicht in allen Betriebsmodi einhält. Das sind eingespeicherte Profile der verschiedenen Parameter, darunter Taktrate, Timings und Betriebsspannung. Deren Gesamtheit wird u. a. als Timings Table bezeichnet, etwa von der verbreiteten Freeware CPU-Z. Vor allem betrifft es den höchsten Modus als besonders schnell konzipierter Riegel, d. h. solcher mit höheren Taktraten und/oder besseren Timings. Diese Produkte werden oft als „OC-RAM“ (Speichermodule für Übertakter) bezeichnet. Während z. B. DDR3-1600 CL9-9-9 einer offiziellen Spezifikation unterliegt, handelt es sich bei DDR3-1600 CL8-8-8 sowie DDR4-3466 CL16-18-16 nicht um JEDEC-Standards. Auch für künftige Arbeitsspeichertypen ist zu erwarten, dass infolge der stetigen Verbesserung der Fertigungsverfahren immer schnellere Speichermodule angeboten werden. Diese werden jedoch zumindest anfangs außerhalb der offiziellen Spezifikation arbeiten. Die JEDEC könnte diese Speichermodule in die offizielle Spezifikation aufnehmen, allerdings geschieht das oft erst Jahre nach der ersten Verfügbarkeit wenn diese verbesserten Spezifikationen schon wieder durch noch bessere Spezifikationen obsolet sind. Auf Anhieb arbeiten solche Module nur dann zufriedenstellend, wenn ihre Parameter korrekt abgelegt sind (Profile) und diese vom System übernommen werden können. Wenn dem nicht so ist, werden sie standardkonform oder vom Mainboard justiert betrieben. Ist beides ebenfalls nicht möglich, verweigert das System den Betrieb.

• Anbinden mehrerer Speicherkanäle an einen Prozessor

• Christof Windeck: Merkzellen. c’t 6/2006 S. 278 ff; Riegel-Reigen c’t 7/2006 S. 238 ff; High-Speed versus Standard. c’t 8/2006 S. 210ff – Artikelserie über Aufbau und Funktionsweise von DDR2-Speichermodulen

• JEDEC-Website – das Standardisierungsgremium für Speicherstandards

1. ↑ ^{a b c} DDR-SDRAM (DDR1 / DDR2 / DDR3) – Seite beim Elektronik Kompendium; Stand: 3. Juli 2012. Abgerufen am: 5. Juli 2012
2. ↑ Gareth Halfacree: Micron announces its first DDR4 modules. In: bit-tech. 8. Mai 2012, abgerufen am 5. September 2023 (englisch). 
3. ↑ Agam Shah: Adoption of DDR4 memory faces delays. In: PC World. 12. April 2013, abgerufen am 5. September 2023 (englisch). 
4. ↑ icinsights.com
5. ↑ Was ist neu bei DDR4-RAM Artikel bei www.Hardwareschotte.de vom 16. August 2014. Abgerufen am: 20. August 2014
6. ↑ https://blogs.synopsys.com/committedtomemory/2015/06/24/do-you-need-ddr4-write-crc/
7. ↑ SK Hynix hat DDR5-5200 entwickelt - Golem.de. 15. November 2018, abgerufen am 12. April 2019. 
8. ↑ JEDEC Publishes New DDR5 Standard for Advancing Next-Generation High Performance Computing Systems | JEDEC. Abgerufen am 15. Juli 2020. 
9. ↑ Arbeitsspeicher: DDR5-Spezifikationen sind final - Golem.de. Abgerufen am 15. Juli 2020 (deutsch). 
10. ↑ heise online: Intel Core i-12000: Prozessoren und Mainboards verfügbar, DDR5-RAM nicht. Abgerufen am 10. November 2021. 
11. ↑ http://www.softnology.biz/pdf/JESD79-5%20Proposed%20Rev0.1.pdf
12. ↑ https://www.micron.com/-/media/client/global/documents/products/white-paper/ddr5_more_than_a_generational_update_wp.pdf?la=en
13. ↑ https://www.micron.com/-/media/client/global/documents/products/white-paper/equalization_requirements_for_ddr5.pdf
14. ↑ DDR6-RAM: Der DDR5-Nachfolger soll mehr Zeit zur Entwicklung brauchen. In: pcgameshardware.de. 28. Januar 2019, abgerufen am 21. Dezember 2020. 
15. ↑ Zwischen 2017 und 2021 auf www.heise.de/preisvergleich auffindbare Module exemplarisch rausgesucht