Тайминги (оперативная память) — Википедия

Эту статью необходимо исправить в соответствии с правилом Википедии об оформлении статей. Пожалуйста, помогите улучшить эту статью.

Латентность (в том числе англ. CAS Latency, CL; жарг. тайминг) — временна́я задержка сигнала при работе динамической оперативной памяти со страничной организацией, в частности, SDRAM. Эти временны́е задержки также называют таймингами и для краткости записывают в виде трёх чисел, по порядку: латентность строба адреса столбца — Column Address Strobe (CAS) latency (CL), задержка активации строки — Row Address to Column Address Delay (T_RCD) и время обновления (предзаряда) строки — Row Precharge Time (T_RP). От них в значительной степени зависит пропускная способность участка «процессор-память» и задержки чтения данных из памяти и, как следствие, быстродействие системы.

Мера латентности — такт шины^{[какой?]} памяти. Таким образом, каждая цифра в формуле 2-2-2 означает задержку сигнала для обработки, измеряемая в тактах шины памяти. Если указывается только одна цифра (например, CL2), то подразумевается только первый параметр, то есть CAS-латентность.

Иногда формула латентности памяти может состоять из четырёх цифр, например 2-2-2-6. Последний параметр называется временем рабочего цикла DRAM — DRAM Cycle Time (T_RAS/T_RC) и характеризует быстродействие всей микросхемы памяти. Он определяет отношение интервала времени активности строки — Row Active Time, так же называемого латентностью строба адреса строки — Row Address Strobe (T_RAS), к периоду, в течение которого завершается полный цикл открытия и обновления (предзаряда) строки — Row Cycle Time (T_RC), также называемого циклом банка (Bank Cycle Time).

Производители обычно снабжают свои чипы, на основе которых построена планка памяти, информацией о рекомендуемых значениях таймингов для наиболее распространенных частот системной шины. На планке памяти информация хранится в чипе SPD^[англ.] и доступна чипсету. Просмотреть эту информацию можно программным образом, например, программой CPU-Z.

С точки зрения пользователя, информация о таймингах позволяет примерно оценить производительность оперативной памяти до её покупки. Таймингам памяти поколений DDR и DDR2 придавалось большое значение, поскольку кэш процессора был относительно мал и программы часто обращались к памяти. Таймингам памяти поколения DDR3 уделяется меньше внимания, поскольку современные процессоры (например AMD Bulldozer, Trinity и Intel Core i5, i7) имеют сравнительно большие L2-кэши и снабжены огромным L3-кэшем, что позволяет этим процессорам гораздо реже обращаться к памяти, а в некоторых случаях программа и её данные целиком помещается в кэш процессора (см. Иерархия памяти).

CAS-латентность (от англ. column address strobe latency, CAS latency, CL, CAS-задержка) — это период ожидания (выраженный в количестве циклов тактовой частоты шины памяти) между запросом процессора на получение содержимого ячейки памяти из открытой строки и временем, когда оперативная память сделает доступной для чтения первую ячейку запрошенного адреса.

Модули памяти SDR SDRAM могут иметь задержку CAS, равную 1, 2 или 3 циклам. Модули DDR SDRAM могут иметь задержку CAS, равную 2 или 2,5.

На модулях памяти обозначается как CAS или CL. Пометка CAS2, CAS-2, CAS=2, CL2, CL-2 или CL=2 обозначает величину задержки, равную 2.

• Владимир Львович Бройдо. Архитектура ЭВМ и систем: [по направлению подгот. "Информ. системы"]. — Издательский дом "Питер", 2009. — С. 201—202. — 721 с. — ISBN 9785388003843.

• «Что такое тайминги?», Antinomy, Overclockers.ua, 28.06.2007
• Тайминги
• Влияние частоты и таймингов оперативной памяти на производительность платформы Intel LGA 1156 3DNews
• Новый стандарт памяти SDRAM DDR 3. Тайминги

Эта статья или раздел содержит незавершённый перевод с английского языка. Вы можете помочь проекту, закончив перевод, см. также рекомендации.

В статье есть список источников, но не хватает сносок. Без сносок сложно определить, из какого источника взято каждое отдельное утверждение. Вы можете улучшить статью, проставив сноски на источники, подтверждающие информацию. Сведения без сносок могут быть удалены. (19 января 2023)