French
DeutschPuma (мікроархітектура) — Вікіпедія
| Роки виробництва: | з середини 2014 р. по середину 2015 р. |
|---|---|
| Виробник(и): | Advanced Micro Devices |
| Макс. частота CPU: | 1.35 ГГц – 2.5 ГГц |
| Техпроцес: | 28 нм |
| Набір команд: | AMD64 (x86-64) |
| Кеш L1: | 64 KB на ядро[1] |
| Кеш L2: | 1 MB або 2 MB, спільний |
| Попередник: | Jaguar - Family 16h |
| Роз'єм(и): |
|
| Назва ядра: |
|
| Бренд(и): |
AMD Puma (також відома як Family 16h) — це малопотужна мікроархітектура від AMD для своїх APU. Він замінив Jaguar як версія другого покоління, орієнтований на той самий ринок і належить до тієї ж архітектури AMD Family 16h. Лінійка процесорів Beema орієнтована на ноутбуки з низьким енергоспоживанням, а Mullins орієнтована на сектор планшетів.
Ядра Puma використовують ту ж мікроархітектуру, що і Jaguar, і успадковують дизайн:
- Позачергове виконання і спекулятивне виконання до 4 ядер
- Два цілочисельних обчислювачі
- Два 128-розрядних обчислювачі з рухомою комою (також можуть використовуватись для обчислень упакованих цілих)
- Апаратна схема цілочисельного ділення
- Puma не має кластеризованої багатопотокової системи (CMT), що означає, немає «модулів»
- Puma не має архітектуру гетерогенної системи або zero-copy[2]
- 32 КБ інструкції + 32 КБ даних кеш-пам'яті L1 на ядро
- Уніфікований кеш 2-го рівня об’ємом 1–2 МБ, що використовується двома або чотирма ядрами
- Вбудований одноканальний контролер пам'яті з підтримкою 64-бітної DDR3L
- Площа 3,1 мм2 на ядро
Як і Jaguar, ядро Puma підтримує наступні набори інструкцій: MMX, SSE, SSE2, SSE3, SSSE3, SSE4a, SSE4.1, SSE4.2, AVX, F16C, CLMUL, AES, BMI1, MOVBE (Move Big-Endian instruction), XSAVE/XSAVEOPT, ABM (POPCNT/LZCNT), і AMD-V.[1]
- Зменшення витоку ядра ЦП на 19% при напрузі 1,2 В[3]
- Зменшення витоку GPU на 38%.
- Зменшення потужності контролера пам'яті на 500 мВт
- Зменшення потужності інтерфейсу дисплея на 200 мВт
- Вибіркове підвищення відповідно до потреб програми (інтелектуальне підвищення)
- Turbo boost з урахуванням температури шасі[4]
- Підтримка ARM TrustZone через вбудований процесор Cortex-A5
- Підтримка пам'яті DDR3L-1866[4]
AMD випустила версію мікроархітектури Puma, Puma+, оновивши відеодекодер з UVD 4.2 до 6.0 і відеокодер з VCE 2.0 до VCE 3.1.
- ↑ а б Software Optimization Guide for Family 16h Processors. AMD. Архів оригіналу за 17 січня 2015. Процитовано 3 серпня 2013.
- ↑ AMD launches new Beema, Mullins SoCs. ExtremeTech. 29 квітня 2014. Архів оригіналу за 13 січня 2022. Процитовано 2 травня 2014.
- ↑ Shimpi, Anand. AMD Beema/Mullins Architecture & Performance Preview. AnandTech. Архів оригіналу за 30 квітня 2014. Процитовано 29 квітня 2014.
- ↑ Woligroski, Don. Meet The Mullins And Beema Tablet APUs. Toms Hardware. Процитовано 29 квітня 2014.
- Software Optimization Guide for Family 16h Processors [Архівовано 17 січня 2015 у Wayback Machine.]
- 2014 AMD Low-Power Mobile APUs [Архівовано 11 січня 2022 у Wayback Machine.]
- Jaguar presentation (video) [Архівовано 11 січня 2022 у Wayback Machine.] at ISSCC 2013
- Discussion initiated on RWT forums by Jeff Rupley, Chief Architect of the Jaguar core [Архівовано 11 січня 2022 у Wayback Machine.]
- BKDG for Family 16h Models 00h-0Fh Processors [Архівовано 16 червня 2018 у Wayback Machine.]
- Revision Guide for Family 16h Models 00h-0Fh Processors [Архівовано 16 червня 2018 у Wayback Machine.] (Jaguar)
- Revision Guide for Family 16h Models 30h-3Fh Processors [Архівовано 16 червня 2018 у Wayback Machine.] (Puma)